GermanWikipedia - /page/entry.mu

Micron Document

<!DOCTYPE html>

<title>Multi-Chip-Modul</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Multi-Chip-Modul</span></h1>

</header>

</div>

<div id="mw-content-text" class="mw-body-content mw-content-ltr" lang="de" dir="ltr"><div class="mw-content-ltr mw-parser-output" lang="de" dir="ltr"><p>Ein klassisches <b>Multi-Chip-Modul</b> (<b>MCM</b>, manchmal auch <i>MCP</i> von <span style="font-style:normal;font-weight:normal"><a href="Englische_Sprache" title="Englische Sprache">englisch</a></span> <span lang="en-Latn" style="font-style:italic">Multi Chip Package</span>) besteht aus mehreren einzelnen <a href="Integrierter_Schaltkreis" title="Integrierter Schaltkreis">Mikrochips</a> (bzw. <a href="Die_(Halbleitertechnik)" title="Die (Halbleitertechnik)">Dies</a>), die in einem gemeinsamen <a href="Chipgeh%C3%A4use" title="Chipgehäuse">Gehäuse</a> planar (<i>nebeneinander</i>) untergebracht sind und nach außen wie ein Chip aussehen, so funktionieren und eingesetzt werden. Von außen sind solche Chips also nicht direkt erkennbar, sondern sehen aus wie viele andere auch. Ein MCM ist ein Sonderfall einer elektronischen <a href="Flachbaugruppe" title="Flachbaugruppe">Flachbaugruppe</a> (Kompaktbaugruppe).

</p><p>Heute bezeichnet man mit MCM auch Module, die neben <a href="Halbleiter" title="Halbleiter">Halbleiter</a>-Dies auch <a href="Mikromechanik" title="Mikromechanik">mikromechanische</a> Elemente oder <a href="Elektrisches_Bauelement#Einteilung" title="Elektrisches Bauelement">diskrete passive Bauelemente</a> wie z. B. <a href="Kondensator_(Elektrotechnik)" title="Kondensator (Elektrotechnik)">Kondensatoren</a> oder <a href="Widerstand_(Bauelement)" title="Widerstand (Bauelement)">Widerstände</a> in <a href="Surface-mounted_device" title="Surface-mounted device">SMD</a>-Bauformen beinhalten. Solche MCM sowie MCM mit <i>vertikal</i> angeordneten Komponenten <i>(s. u. Die-Stacking)</i> entsprechen allerdings viel mehr den Merkmalen eines <b>System-in-Package</b> (s. u.).

</p><p>Die Einzelchips können speziell für die Integration in einem MCM entworfen werden. Dann hat man es meistens mit Einzelchips in völlig verschiedenen <a href="Technologie" title="Technologie">Technologien</a> zu tun, die sich nicht einfach auf einen einzigen Die integrieren lassen. Beispiele sind:

</p>

<ul><li>vor allem digitale <a href="Mikrocontroller" title="Mikrocontroller">Mikrocontroller</a> und ihre <a href="Analogtechnik" title="Analogtechnik">analogen</a> <a href="Peripherieger%C3%A4t" title="Peripheriegerät">Peripheriebausteine</a> und/oder <a href="Flash-Speicher" title="Flash-Speicher">Flash-Speicher</a></li>

<li>manchmal auch <a href="Mikroprozessor" title="Mikroprozessor">Mikroprozessor</a><a href="Prozessorkern" title="Prozessorkern">kerne</a> und ihre sonst externen <a href="Cache" title="Cache">Cache</a>-Bausteine</li>

<li>in <a href="Mobiltelefon" title="Mobiltelefon">Handys</a> die Kombination von Prozessor, <a href="Halbleiterspeicher" title="Halbleiterspeicher">SRAM</a>- und Flash-Speicher</li>

<li>im Bereich der <a href="Smart-Sensor" title="Smart-Sensor">intelligenten Sensorik</a> (wie <a href="Drucksensor" title="Drucksensor">Drucksensoren</a>) Auswerte-Chip und <a href="Mikromechanik" title="Mikromechanik">Mikromechanik</a>.</li></ul>

<p>Diese Vorgehensweise ist in der Regel preiswerter als die <a href="System_on_a_Chip" class="mw-redirect" title="System on a Chip">monolithische Integration aller Bausteine in einem Halbleiter</a>.

</p><p>Es können aber auch Chips verwendet werden, die sonst allein in Gehäuse eingebaut und verwendet werden. Dieser Fall tritt dann ein, wenn man für <a href="Kleinserie" title="Kleinserie">Kleinserien</a> oder einen Schnellschuss die Entwicklungszeit für einen komplett integrierten Chip einsparen will. Die <a href="Elektrische_Verbindung" class="mw-redirect" title="Elektrische Verbindung">elektrische Verbindung</a> zu einem MCM lässt sich nämlich wesentlich schneller entwickeln als die einzelnen Verbindungen zu separaten Chips.

</p><p>Zur Funktionalität ist es meistens erforderlich, die Einzelchips untereinander elektrisch zu verbinden. Dies geschieht auf die Arten, wie sie auch sonst in der <a href="Mikroelektronik" title="Mikroelektronik">Mikroelektronik</a> eingesetzt werden: direktes <a href="Drahtbonden" title="Drahtbonden">Bonden</a> auf <a href="Miniaturisierung" title="Miniaturisierung">miniaturisierten</a> Schaltungsträger (<a href="Leadframe" title="Leadframe">Leadframes</a>, <a href="Substrat_(Materialwissenschaft)" title="Substrat (Materialwissenschaft)">Substrate</a>, <a href="Leiterplatte" title="Leiterplatte">Leiterplatten</a>).

</p><p>Ein weiteres wichtiges Montage-Verfahren ist z. B. <a href="Flip_Chip" class="mw-redirect" title="Flip Chip">Flip Chip</a>.

</p>

<div class="mw-heading mw-heading2"><h2 id="System-in-Package">System-in-Package</h2></div>

<p>System-in-Package (SiP) ist ein <a href="Integration_(Technik)" title="Integration (Technik)">Integrationsansatz</a> in der Mikroelektronik, der sich technisch befindet

</p>

<ul><li>zwischen der <a href="Mikroelektronik#Integrierte_Schaltkreise" title="Mikroelektronik">monolithischen</a> <i>On-Chip</i>-Integration (<span lang="en"><a href="System-on-a-Chip" title="System-on-a-Chip">System-on-a-Chip</a></span>, SoC) auf einem Die (ungehauster Halbleiter-Chip) und</li>

<li>der <i>On-Board</i>-Integration <a href="Elektrisches_Bauelement#Diskrete_und_integrierte_Bauelemente" title="Elektrisches Bauelement">diskreter Bauelemente</a> auf einer <a href="Leiterplatte" title="Leiterplatte">Leiterplatte</a> (PCB) bzw. auf einem Multi-Chip-Modul (MCM).</li></ul>

<p>Dabei werden <a href="Elektrisches_Bauelement#Aktive_und_passive_Bauelemente" title="Elektrisches Bauelement">aktive und passive Bauelemente</a> sowie weitere Komponenten mittels <a href="Mikrosystemtechnik" title="Mikrosystemtechnik">Mikrosystemtechnologien</a> in einem gemeinsamen Gehäuse (genannt <a href="Chipgeh%C3%A4use" title="Chipgehäuse">IC-Package</a>) mittels der <a href="Aufbau-_und_Verbindungstechnik" title="Aufbau- und Verbindungstechnik">Aufbau- und Verbindungstechnik</a> vereint. Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind, lässt sich in einem SiP auch die vertikale Integration von Komponenten realisieren (3D-, 2,5D-SiP).

</p>

<p>Mit SiP im Aufbau verwandt sind die <a href="Package-on-Package" title="Package-on-Package">Package-on-Package</a>-Systeme (PoP), in welchen verschiedene Halbleiter-Chips <i>mit ihren einzelnen Gehäusen</i> übereinander verbaut werden.<sup id="cite_ref-Fischbach_1-0" class="reference"><a href="#cite_note-Fischbach-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>

</p>

<p>Bei SIP werden die elektrischen Verbindungen zwischen den einzelnen Dies ausgeführt wahlweise durch <a href="Chipbonden" title="Chipbonden">Bonddrähte</a>, als leitfähige <a href="D%C3%BCnnschicht" class="mw-redirect" title="Dünnschicht">Dünnschichten</a> an den Seitenkanten der Dies oder als <a href="Silizium-Durchkontaktierung" title="Silizium-Durchkontaktierung">Durchkontaktierung des Dies</a> (<span style="font-style:normal;font-weight:normal"><a href="Englische_Sprache" title="Englische Sprache">englisch</a></span> <span lang="en-Latn" style="font-style:italic">through-silicon via</span>, TSV für <i>Through-Silicon-Vias</i>).<sup id="cite_ref-LieDie_2-0" class="reference"><a href="#cite_note-LieDie-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup> Letzteres ist eine neue Methode, gestapelte Dies untereinander zu verbinden. Dabei werden die Die-Lagen wie bei <a href="Multilayer" class="mw-redirect" title="Multilayer">Multilayer</a>-Leiterplatten durch Löcher <a href="Elektrischer_Kontakt" title="Elektrischer Kontakt">kontaktiert</a>.

</p><p>Zu viele Dies kann man aber nicht direkt übereinander stapeln, da es sonst zu <a href="%C3%9Cberhitzung" class="mw-redirect" title="Überhitzung">Überhitzungsproblemen</a> wegen der schwierigeren <a href="W%C3%A4rmetransport" class="mw-redirect" title="Wärmetransport">Wärmeabfuhr</a> kommt.

</p><p>Damit das komplette Bauteil bei gestapelten Dies nicht zu hoch wird, werden die Dies vorher manchmal mit einigem Aufwand dünn <a href="Schleifen_(Fertigungsverfahren)" title="Schleifen (Fertigungsverfahren)">geschliffen</a>. Anschließend werden sie wie gewöhnliche Chips vergossen, zu den externen <a href="Chipgeh%C3%A4use#Pins" title="Chipgehäuse">Pins</a> gebondet und in ein Gehäuse verpackt.

</p><p>SoC und SiP sind zwei wichtige Herstellungsverfahren für komplexe integrierte Halbleiterbausteine. Beim SiP können Dies verwendet werden, die auf unterschiedlichen <a href="Werkstoff" title="Werkstoff">Materialien</a> basieren oder mit verschiedenen <a href="Prozessstruktur" title="Prozessstruktur">Prozessstrukturen</a> hergestellt wurden. Zusätzlich lassen sich in einem SiP diskrete periphere Bauteile mit im Gehäuse integrieren. Beim SiP ist die Herstellung (das <i>Packaging</i>) kostenintensiver als beim SoC, während eine komplette Integration aller Funktionalitäten auf einem Chip meist teurer ist.<sup id="cite_ref-Fischbach_1-1" class="reference"><a href="#cite_note-Fischbach-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup> Welche Variante günstiger ist, hängt sehr von der Funktionalität der Schaltung ab.

</p><p>Zum Entwerfen von SiPs gibt es Design-Software von den großen <a href="Electronic_Design_Automation" title="Electronic Design Automation">EDA</a>-Anbietern. Bei der SiP ist es <a href="Wirtschaftlichkeit" title="Wirtschaftlichkeit">ökonomisch</a> sinnvoll, mittels <a href="Known_Good_Die" title="Known Good Die">Known-Good-Die-Tests</a> die Fehlerfreiheit der Chips bereits vor der Integration zu prüfen.

</p>

<div class="mw-heading mw-heading2"><h2 id="Siehe_auch">Siehe auch</h2></div>

<ul><li><a href="Dickschicht-Hybridtechnik" title="Dickschicht-Hybridtechnik">Dickschicht-Hybridtechnik</a></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Weblinks">Weblinks</h2></div>

<ul><li><a rel="nofollow" class="external text" href="https://www.heise.de/newsticker/meldung/Zoelle-auf-Multi-Chip-Bausteine-abgeschafft-145024.html">Artikel mit Mikroskopfoto eines Chip-Stacks</a></li>

<li><a rel="nofollow" class="external text" href="https://www.heise.de/newsticker/meldung/Intels-neue-Flash-Speicher-und-Kombichips-fuer-Mobilgeraete-67689.html">Älterer Artikel mit Mikroskopfoto eines Chip-Stacks</a></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Einzelnachweise">Einzelnachweise</h2></div>

<li id="cite_note-Fischbach-1"><span class="mw-cite-backlink">↑ <sup><a href="#cite_ref-Fischbach_1-0">a</a></sup> <sup><a href="#cite_ref-Fischbach_1-1">b</a></sup></span> <span class="reference-text">R. Fischbach et al.: <cite style="font-style:italic">From 3D Circuit Technologies and Data Structures to Interconnect Prediction</cite>. In: <cite style="font-style:italic">Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP)</cite>. 2009, <span style="white-space:nowrap">S.<span style="display:inline-block;width:.2em"> </span>77–83</span>, <a href="Digital_Object_Identifier" title="Digital Object Identifier">doi</a>:<span class="uri-handle" style="white-space:nowrap"><a rel="nofollow" class="external text" href="https://doi.org/10.1145/1572471.1572485">10.1145/1572471.1572485</a></span> (<a rel="nofollow" class="external text" href="https://www.ifte.de/mitarbeiter/lienig/SLIP2009_pp77-84.pdf">PDF</a>).<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Multi-Chip-Modul&rft.atitle=From+3D+Circuit+Technologies+and+Data+Structures+to+Interconnect+Prediction&rft.au=R.+Fischbach+et+al.&rft.btitle=Proc.+of+2009+Int.+Workshop+on+System+Level+Interconnect+Prediction+%28SLIP%29&rft.date=2009&rft.doi=10.1145%2F1572471.1572485&rft.genre=book&rft.pages=77-83" style="display:none"> </span></span>

</li>

<li id="cite_note-LieDie-2"><span class="mw-cite-backlink"><a href="#cite_ref-LieDie_2-0">↑</a></span> <span class="reference-text">J. Lienig, M. Dietrich (Hrsg.): <i>Entwurf integrierter 3D-Systeme der Elektronik.</i> Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, <a href="https://doi.org/10.1007/978-3-642-30572-6" class="extiw external" title="doi:10.1007/978-3-642-30572-6">doi:10.1007/978-3-642-30572-6</a>.</span>

</li>

</ol></div><div><div class="zim-footer">

Dieser Artikel wurde von <a class="external text" title="Zuletzt bearbeitet am 2024-12-22" href="https://de.wikipedia.org/wiki/?title=Multi-Chip-Modul&oldid=251483140">Wikipedia</a> herausgegeben. Der Text ist unter <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.de">Creative Commons Attribution-Share Alike 4.0</a> verfügbar, sofern nicht anders angegeben. Für die Mediendateien können zusätzliche Bedingungen gelten.

</div>

</div></div>

</div>

</main>

</div>

</body></html>